



Politecnico di Torino

Laurea Specialistica in Ingegneria Elettronica

A.A. 2004/2005

Corso di
**Progetto di circuiti integrati a
radiofrequenza (*01GRM_{CI}*)**

Progetto e simulazione di un amplificatore a
radiofrequenza in classe A per banda Ku

Gruppo C

| | |
|------------------|--------|
| Barbiero Daniele | 118931 |
| Borgia Marco | 127820 |

Indice

| | | |
|----------|--|-----------|
| 1 | Introduzione | 3 |
| 2 | Polarizzazione | 6 |
| 2.1 | Punto di funzionamento | 6 |
| 2.2 | Realizzazione del bias-tee | 8 |
| 3 | Stabilità | 10 |
| 3.1 | Studio di stabilità | 10 |
| 3.2 | Realizzazione circuitale della rete di stabilizzazione | 12 |
| 4 | Adattamento del carico | 14 |
| 4.1 | Curva di carico | 14 |
| 4.2 | Realizzazione dell'output match | 17 |
| 5 | Adattamento dell'ingresso | 21 |
| 5.1 | Rete di adattamento | 21 |
| 5.2 | Realizzazione del circuito | 21 |
| 6 | Dinamica | 24 |
| 6.1 | Potenza massima all'ingresso | 24 |
| 6.2 | Forme d'onda temporali | 27 |
| 6.3 | Spettro di frequenze e curve AM-AM AM-PM | 28 |
| 7 | Layout | 30 |
| 7.1 | Vista 2D | 30 |
| 7.2 | Vista 3D | 30 |
| 8 | Soluzioni multistadio | 34 |
| | Indice delle figure | 37 |
| | Bibliografia | 39 |

Capitolo 1

Introduzione

Con la presente relazione ci proponiamo di documentare il progetto di un amplificatore in classe A a radiofrequenza, con frequenza di lavoro pari a 15 GHz (banda Ku) e larghezza di banda di 100 MHz. Dapprima tratteremo la configurazione a singolo stadio; in seguito verrà fatta l'analisi per più stadi.

Il progetto si basa sull'utilizzo di un programma CAD (MicroWave Office di AWR) per la simulazione e l'estrazione dei parametri elettromagnetici di circuiti che lavorano a radiofrequenza. Lo stesso è poi utilizzato per la generazione automatica del layout del circuito contenente l'amplificatore.

La relazione tratta il progetto di un amplificatore a partire da un modello di FET fornito assieme alle specifiche e riportato in figura (1.1):




Figura 1.1: FET utilizzato nel progetto di amplificatore

Lo schematico riporta anche i valori di riscaldamento della lunghezza di

canale ($a_{fac}=1.2$) ed il riscaldamento del numero di fingers di gate ($n_{fing}=1$), quest'ultimo utilizzato dal simulatore per calcolare la resistenza di gate.

Il modello usato per rappresentare il comportamento del FET assume grande rilevanza nell'affidabilità dei risultati ottenibili dalle simulazioni a calcolatore, e solitamente si ha un trade-off tra complessità di tale modello e velocità di calcolo; nelle simulazioni e considerazioni che verranno fatte nella relazione del progetto si è fatto uso di un modello di Curtice del 3° ordine, relativo ad un transistor ad effetto di campo (FET). Tale componente fa parte della libreria del tool di simulazione; ne riportiamo in figura (1.2) il circuito intrinseco.




Figura 1.2: Circuito equivalente utilizzato da MWO

Un'ultima considerazione prima di presentare il progetto vero e proprio riguarda l'*efficienza*; infatti un amplificatore in classe A presenta un'efficienza massima del 50%. Questo valore rappresenta un limite superiore, ed è intuibile che le piste in microstriscia, le transizioni, le reti di adattamento ed altri componenti reali e necessari faranno sì che l'efficienza complessiva sarà inferiore al 50%.

Di seguito si trattano i seguenti problemi:

- *polarizzazione* in DC del FET;
- *stabilizzazione* in banda e fuori banda;
- ottimizzazione del *carico*;
- ottimizzazione dell'*ingresso*;
- ottimizzazione della *dinamica*;

- generazione del *layout*.

Capitolo 2

Polarizzazione

La scelta della polarizzazione dipende sostanzialmente dal ruolo che si attribuisce all'amplificatore, infatti a seconda che si voglia massimo guadagno, massima dinamica oppure basso rumore si polarizza il FET in una zona differente della transcaratteristica $I_d(V_{gs})$. Nel capitolo 6 verrà effettuato lo studio della dinamica dell'amplificatore e sarà dunque evidente il rapporto diretto di causa-effetto tra polarizzazione e dinamica.

2.1 Punto di funzionamento

Per valutare il punto ottimo di polarizzazione richiediamo al tool di simulazione il plot delle curve I_d in funzione di V_{ds} per valori variabili di V_{gs} . Il risultato è in figura 2.1.

Il punto ottimo di funzionamento è dunque individuabile per valori di V_{gs} compresi tra -0.5 V e -1 V, e per valori di V_{ds} compresi tra 9 V e 11 V. Un certo grado di libertà dev'essere comunque lasciato sia a causa delle eventuali fluttuazioni delle alimentazioni, sia a causa dell'eventuale shift di tale insieme di curve dovuto alla temperatura o ad altri fattori fisici.

Sono stati scelti i valori in tabella 2.1.

| | |
|----------|----------------|
| V_{gs} | -0.7 V |
| V_{ds} | +10.5 V |

Tabella 2.1: Tensioni di polarizzazione corrette




Figura 2.1: Transcaratteristica

2.2 Realizzazione del bias-tee

La realizzazione pratica dei circuiti di polarizzazione è caratterizzata dalla necessità di separare il percorso del segnale a radio frequenza da quello del segnale in corrente continua (DC). Infatti l'amplificatore per essere realizzato necessita di un dispositivo che isoli la parte RF da quella in DC e che le combini insieme nel percorso verso il FET; questo per evitare di caricare il generatore in DC con un'impedenza non nota e similmente per il generatore RF. Tale circuito viene notoriamente definito bias-tee e presenta, idealmente, la seguente matrice scattering:

$$\mathcal{S} = \begin{pmatrix} 0 & 0 & 1 \\ 0 & 0 & 1 \\ 1 & 1 & 0 \end{pmatrix}$$

In tale matrice scattering si sono utilizzate le convenzioni di numerazione delle porte derivanti dal modello di figura 2.2.




Figura 2.2: Componente bias-tee

All'atto pratico il componente deve isolare la parte calda (RF) dalla parte fredda (DC); lo si può ottenere con dei componenti concentrati reattivi, ovvero filtri, ma esistono realizzazioni che fanno a meno delle induttanze. Va detto che le induttanze sono facilmente ottenibili mediante i fili di bonding, ma visto lo scarso controllo che si ha su tale parametro ed i bassi valori ottenibili abbiamo preferito una soluzione di tipo misto concentrato-distribuito presentata nella figura 2.3.




Figura 2.3: Bias-tee fisico con linee a $\lambda/4$

Capitolo 3

Stabilità

Scelto il punto di funzionamento ci dedichiamo ora allo studio di stabilità del dispositivo; è infatti necessario che il circuito sia stabile onde evitare che segnali non voluti ma possibilmente presenti nel circuito possano danneggiare il componente attivo.

3.1 Studio di stabilità

Premesso che alla frequenza di 15 GHz in genere si hanno dispositivi intrinsecamente stabili (in virtù del basso guadagno), la stabilità va analizzata su tutto lo spettro a causa di segnali di varia natura a frequenza diversa da quella di lavoro. Tali segnali hanno le seguenti origini:

- spurie presenti nel tratto a RF;
- disturbi trasmessi dall'alimentazione;
- cross-talk sulle linee di trasmissione.

Essi potrebbero presentare un livello tale per cui l'amplificatore, guadagnando in maniera considerevole, oscilli diventando dunque instabile. Inoltre alle frequenze in cui il circuito è instabile non è necessario un segnale di potenza elevata e la defizione stessa di instabilità precisa che è sufficiente un segnale di ampiezza finita all'ingresso onde disporre di un segnale infinito all'uscita.

Le possibili realizzazioni di un circuito di stabilizzazione sono presentate in figura 3.1.

Valutiamo le caratteristiche di ognuna delle 5 realizzazioni:

- 1) **RC parallelo in:** tale circuito è utilizzabile, ma presenta lo svantaggio della resistenza all'ingresso di un FET che non è consigliabile in un progetto a basso rumore. E' inoltre difficile il layout.




Figura 3.1: Possibili reti di stabilizzazione

- 2) **RL serie in:** presenta un duplice svantaggio, ovvero non è inseribile dopo il bias tee perché presenta un percorso a massa per la DC ed inoltre l'induttore è un componente che a microonde si preferisce evitare. Vale lo stesso discorso della resistenza in ingresso al FET ossia peggiora la cifra di rumore.
- 3) **RL parallelo al FET:** non utilizzabile in un progetto ad anello aperto poiché comporta retroazione ed inoltre presenta un percorso per la DC da gate a drain pertanto andrebbe utilizzato un condensatore di blocco.
- 4) **RL serie out:** accettabile, ma presenta anch'essa un percorso verso massa per la DC.
- 5) **RC parallelo out:** non presenta controindicazioni salvo il layout di difficile realizzazione.

Alla luce di tali considerazioni, e dato che non si hanno specifiche sul rumore, per stabilizzare il componente attivo è stato scelto il gruppo *RC parallelo*. Il circuito è illustrato nella figura 3.2.

I valori di 2 pF per il condensatore e 200 Ω per la resistenza sono stati scelti grazie al tuning manuale ed alla visualizzazione del risultato in tempo reale sui grafici permessi dal tool a nostra disposizione. Va inoltre precisato che il metodo di soluzione utilizzato dal software, ovvero l'harmonic balance, non è affidabile per lo studio del coefficiente di Linville per basse frequenze, infatti al di sotto di circa 50 MHz non sono stati presentati valori accettabili.

Ad ogni modo il circuito inserito si comporta da attenuatore per basse frequenze, mentre per le altre frequenze viene cortocircuitato dal condensatore; analizzando per limiti, a bassa frequenza possiamo soltanto affermare che si ha una attenuazione considerevole dovuta alla resistenza da 200 Ω .




Figura 3.2: Circuito con rete di stabilizzazione

Con le polarizzazioni scelte è stato plottato il valore dei parametri K e Δ_S , le cui condizioni necessarie per la stabilità sono ricordate di seguito insieme alla loro definizione:

$$K = \frac{1 - |S_{22}|^2 - |S_{11}|^2 + |\Delta_S|^2}{2|S_{12}||S_{21}|} > 1$$

e

$$\Delta_S = |S_{11}||S_{22}| - |S_{12}||S_{21}| < 1$$

Il risultato è visibile nel grafico 3.3.

Viene dunque rispettata la specifica ($K > 1$ e $\Delta_s < 1$), ma la stabilità non è 'gratuita'; difatti l'inserzione del gruppo RC fa decrescere leggermente il guadagno in banda quantificabile in circa 0.5 dB.

3.2 Realizzazione circuitale della rete di stabilizzazione

La rete di stabilizzazione scelta è stata realizzata con un condensatore in parallelo ad un resistore; la disposizione degli elementi nel circuito è ben




Figura 3.3: Grafico dei parametri K e Δ_s

visibile in figura 3.2 mentre il layout, condotto manualmente per tale rete, è presentato in figura 7.4.

Capitolo 4

Adattamento del carico

Dopo aver polarizzato il FET e dopo averne garantito la stabilità vogliamo predisporre la massima dinamica possibile del dispositivo.

4.1 Curva di carico

Per ottenere la massima dinamica bisogna far sì che il carico spazi tra il punto di ginocchio ed il breakdown della transcaratteristica, illustrati nella figura 4.1.

Inoltre tale carico non può essere un carico qualsiasi, ma per avere il massimo trasferimento di potenza esso dev'essere puramente resistivo.

Procederemo mediante un duplice intervento, ma che risulterà in un singolo componente, ovvero uno stub. Dapprima individuiamo il carico resistivo voluto, che è ricavabile dalla pendenza della retta passante per i due punti estremi della transcaratteristica nella figura 4.1. Il carico reattivo sarà invece compensato con una ammettenza. Di per sé non vi sono capacità né induttanze nel circuito; il responsabile della 'ovalità' della curva di carico è il FET stesso che con la sua capacità di uscita (C_{ds}) degenera tale retta in una curva.

Il circuito utilizzato per effettuare le misure delle curve di carico viene riportato in figura 4.2, ove si è fatto uso di misuratori di corrente e tensione; essi definiscono le curve nera e verde presenti in figura 4.3. Tali curve differiscono per la potenza all'ingresso del FET pari a +15 dBm per la verde e +8 dBm per la nera.

La curva in colore rosso è invece il risultato dell'ottimizzazione, ottenuta mediante l'ammettenza di compensazione (visibile in figura 4.2) ed il tuning dell'impedenza di riferimento della porta che rappresenta anche il carico.




Figura 4.1: Punti di ginocchio e breakdown




Figura 4.2: Circuito per lo studio delle curve di carico




Figura 4.3: Curve di carico in diverse condizioni di misura

Riportiamo in figura 4.4 un plot delle curve di carico relative al circuito senza compensazione né ottimizzazione del carico resistivo per dimostrare come effettivamente siano necessarie tale operazioni allo scopo di aumentare la dinamica dell'amplificatore.

4.2 Realizzazione dell'output match

Innanzitutto il nostro target è stato avere un carico con parte resistiva pari a 150Ω e con ammettenza parallelo pari a -0.0256 S ; tali valori sono stati trovati mediante tuning manuale cercando i valori di R_{out} e X_{out} che degenerassero la curva in retta.

Se si svolgono i conti il corrispondente valore di impedenza all'ingresso della rete con resistenza ed ammettenza trovate è circa pari a $9.5 + j36.6 \Omega$. Visto che si tratta di una trasformazione d'impedenza abbiamo realizzato questo valore con una linea a stub che cambia i 50Ω di uscita nel valore voluto. Nella




Figura 4.4: Curve di carico senza compensazione nè adattamento

figura 4.5 si nota come sia stata inserita l'impedenza voluta complessa coniugata come riferimento della porta 2. E' stata scelta una configurazione a π sia al fine di garantire una maggiore convergenza dell'ottimizzatore numerico che per poter utilizzare linee a 50 Ω .

La realizzazione da noi scelta non è l'unica possibile; si potrebbe infatti ottenere lo stesso risultato con una induttanza in parallelo ed una linea a $\lambda/4$ che trasformi i 50 Ω in 150 Ω . L'induttanza dovrebbe infatti essere tale per cui a 15 GHz presenti una ammettenza di -0.0256 S (il segno meno è compensato nella reattanza poiché si fa il reciproco di un numero immaginario), mentre la linea a quarto d'onda dovrebbe avere impedenza di 86.6 Ω che risulta semplicemente dalla radice di 50 e 150.

Abbiamo scartato una simile implementazione a causa della difficile realizzabilità dell'induttore; è stato comunque notato dalle simulazioni che le due realizzazioni (concentrata e distribuita) non differiscono in maniera tangibile.




Figura 4.5: Stub di adattamento dell'impedenza d'uscita

Inserendo tale rete nel circuito si ottiene un'ottimizzazione per quanto riguarda il guadagno operativo (che ricordiamo dipendere dal disadattamento dell'uscita) mentre guadagno disponibile e di trasduzione possiedono ancora margini di miglioramento. Il grafico di figura 4.6 ne è la dimostrazione.




Figura 4.6: Guadagni con adattamento all'uscita

Capitolo 5

Adattamento dell'ingresso

Una volta scelta la rete che rappresenta il carico ottimo al fine di massimizzare la dinamica ci preoccupiamo di rendere massimi tutti i guadagni.

5.1 Rete di adattamento

Dalla teoria è noto che per realizzare il miglior trasferimento di potenza al carico sia ingresso che uscita del FET debbono presentare una impedenza complessa coniugata rispetto ad esso. Poiché l'uscita è già stata 'impegnata' per ottenere una buona dinamica, l'unica nostra scelta rimane sulla rete di adattamento in ingresso. Va precisato che i guadagni (G_t , G_p , G_a) non saranno tutti uguali e pari a G_{max} poiché la rete di adattamento in uscita punta ad ottimizzare la dinamica a scapito dell'adattamento complesso coniugato (energetico).

Mediante il tool di progetto sono state trovate le lunghezze elettriche delle linee a stub scelte anche qui con disposizione a π ; la rete risultante è presentata in figura 5.1. Il procedimento è analogo a quello utilizzato per la sintesi della rete all'uscita del FET cambiando solo l'impedenza di riferimento alla porta.

5.2 Realizzazione del circuito

Dopo aver trovato le lunghezze elettriche di tali componenti è stato collegato tale stub al resto del circuito e ne è stata fatta l'analisi dei guadagni comprendendo la rete di adattamento del carico. E' risultato (figura 5.2) che i guadagni non sono tutti corrispondenti al G_{max} , come d'altronde ci attendevamo, però si è ottenuto un netto miglioramento di G_a e G_t che superano gli 11 dB su tutta la banda di nostro interesse (100 MHz intorno a 15 GHz).




Figura 5.1: Rete di adattamento energetico all'ingresso del FET




Figura 5.2: Guadagni con adattamento sia all'ingresso che in uscita

Capitolo 6

Dinamica

A questo punto disponiamo di un circuito adattato e potenzialmente funzionale, ma resta da analizzare la sua risposta 'in potenza'. Come già menzionato assume grande importanza, in una realizzazione di un amplificatore allo stato solido, la dinamica di cui tale oggetto dispone.

6.1 Potenza massima all'ingresso

Durante la realizzazione ci siamo imbattuti in un problema che in prima istanza non siamo riusciti a giustificare; infatti quando è stato inserito l'adattatore all'uscita, la massima potenza accettabile (entro 1 dB di compressione) all'ingresso era pari a circa +18 dBm. Adattando ad entrambe le porte tale valore è sceso a circa +14 dBm.

La spiegazione di questa 'compressione' è dovuta all'adattamento stesso visto che dapprima il circuito guadagnava $6 \div 7$ dB (fà fede il G_t) mentre adattato guadagna circa 11 dB. Ecco che quindi tornano i 4 dB persi nella dinamica. La figura 6.1 rende la visualizzazione grafica del problema.

Successivamente sono state tracciate (figura 6.2) le curve relative all'analisi delle armoniche per l'uscita a +14 dBm.




Figura 6.1: Paragone delle curve Pin-Pout con e senza adattamento all'ingresso




Figura 6.2: Fondamentale, 2a armonica e 3a armonica

6.2 Forme d'onda temporali

Un'analisi completa non può poi trascurare le forme d'onda di tensione e corrente nel tempo; il risultato ottenuto con una potenza d'ingresso applicata pari a + 14 dBm (25 mW) è in figura 6.3. Non si nota una distorsione particolarmente elevata ed inoltre va ricordato che i PA in classe A di solito si utilizzano con elevato back-off alleggerendo dunque il problema della distorsione.




Figura 6.3: Tensione e corrente all'uscita dell'amplificatore

6.3 Spettro di frequenze e curve AM-AM AM-PM

E' utile analizzare la risposta con un segnale d'ingresso a 2 toni; lo spettro di tale risposta è in figura 6.4.




Figura 6.4: Analisi spettrale della risposta allo stimolo con 2 toni

Infine presentiamo un'altra tra le curve 'note' degli amplificatori a radiofrequenza ovvero la curva AM-AM e AM-PM (figura 6.5). La distorsione di fase entro le potenze in uso si limita a circa 5 gradi raggiunti quando la potenza d'ingresso è di 25 mW.




Figura 6.5: Curve AM-AM e AM-PM

Capitolo 7

Layout

Presentiamo in questo capitolo il layout del circuito comprendente tutte le linee in metallo, i dispositivi concentrati, il substrato, il piano di massa, i via holes e le piazzole per gli ingressi.

7.1 Vista 2D

Non poche difficoltà ci ha riservato il layout del circuito visto che la scelta delle linee a stub a π si è rivelata di difficile realizzazione. Difatti gli stub verso il lato interno del circuito sono stati posti nella parte opposta rispetto alla posizione originale, altrimenti sarebbero andati a sovrapporsi alle linee dedicate alla DC. Il layout completo in 2D viene riportato in figura (7.1).

7.2 Vista 3D

Includiamo inoltre il layout con una vista laterale (7.2) ed una top view (7.3). La figura 7.4 invece presenta un ingrandimento della rete di stabilizzazione composta da un gruppo RC in parallelo. La scelta del colore rosso per il substrato è stata dettata da condizioni di chiarezza piuttosto che fisiche; si possono notare le piazzole di saldatura per i contatti a massa e la metallizzazione di massa stessa sul retro del substrato.




Figura 7.1: Layout con indicazione dei componenti




Figura 7.2: Layout 3D side view




Figura 7.3: Layout 3D top view




Figura 7.4: Particolare della rete di stabilizzazione

Capitolo 8

Soluzioni multistadio

Includiamo infine il presente capitolo per documentare lo studio compiuto dal nostro gruppo atto a migliorare la dinamica del circuito sintetizzato; il nostro scopo è stato innalzare il punto di compressione a 1 dB quanto più possibile. Una possibile tecnica per incrementare la linearità è la predistorsione, ma la difficoltà di tale realizzazione ha portato a tralasciare tale soluzione. Abbiamo invece adottato soluzioni di tipo multistadio, in serie ed in parallelo.

Dapprima abbiamo posto in cascata 3 stadi amplificatori (figura 8.1), ma la dinamica non ha risentito positivamente della modifica in quanto si ha la saturazione a circa -7 dBm di potenza d'ingresso causata dal guadagno triplicato (circa 33 dB).




Figura 8.1: Connessione di 3 stadi in cascata

Visto che la soluzione 'in serie' non ha dato risultati abbiamo allora col-

legato 'in parallelo' 4 amplificatori (figura 8.2) mediante divisori di potenza con relazione di fase nulla tra le due porte d'uscita (divisori di Wilkinson). In quest'ultimo caso non si ha miglioramento di guadagno, che rimane attorno a 11 dB, ma la dinamica migliora di 6 dB che è proprio il numero di stadi in unità logaritmiche. Naturalmente tale guadagno non è a costo nullo; infatti l'efficienza complessiva non può che diminuire, anche a causa del numero elevato di componenti.




Figura 8.2: Connessione di 4 stadi in parallelo

Infine allegghiamo il grafico (figura 8.3) relativo alle curve AM-AM di entrambe le configurazioni comparate con il singolo stadio. Si nota facilmente che i 3 stadi in serie danno un ottimo guadagno ma saturano per P_{in} piuttosto basse (curva rossa). La curva verde è relativa al singolo stadio mentre la curva blu dimostra come 4 stadi in parallelo non diano un maggiore guadagno bensì migliorino la dinamica innalzando il punto di saturazione.




Figura 8.3: Paragone delle curve AM-AM

Elenco delle figure

| | | |
|-----|--|----|
| 1.1 | FET utilizzato nel progetto di amplificatore | 3 |
| 1.2 | Circuito equivalente utilizzato da MWO | 4 |
| 2.1 | Transcaratteristica | 7 |
| 2.2 | Componente bias-tee | 8 |
| 2.3 | Bias-tee fisico con linee a $\lambda/4$ | 9 |
| 3.1 | Possibili reti di stabilizzazione | 11 |
| 3.2 | Circuito con rete di stabilizzazione | 12 |
| 3.3 | Grafico dei parametri K e Δ_s | 13 |
| 4.1 | Punti di ginocchio e breakdown | 15 |
| 4.2 | Circuito per lo studio delle curve di carico | 16 |
| 4.3 | Curve di carico in diverse condizioni di misura | 17 |
| 4.4 | Curve di carico senza compensazione nè adattamento | 18 |
| 4.5 | Stub di adattamento dell'impedenza d'uscita | 19 |
| 4.6 | Guadagni con adattamento all'uscita | 20 |
| 5.1 | Rete di adattamento energetico all'ingresso del FET | 22 |
| 5.2 | Guadagni con adattamento sia all'ingresso che in uscita | 23 |
| 6.1 | Paragone delle curve Pin-Pout con e senza adattamento all'ingresso | 25 |
| 6.2 | Fondamentale, 2a armonica e 3a armonica | 26 |
| 6.3 | Tensione e corrente all'uscita dell'amplificatore | 27 |
| 6.4 | Analisi spettrale della risposta allo stimolo con 2 toni | 28 |
| 6.5 | Curve AM-AM e AM-PM | 29 |
| 7.1 | Layout con indicazione dei componenti | 31 |
| 7.2 | Layout 3D side view | 31 |
| 7.3 | Layout 3D top view | 32 |
| 7.4 | Particolare della rete di stabilizzazione | 33 |

| | | |
|-----|---|----|
| 8.1 | Connessione di 3 stadi in cascata | 34 |
| 8.2 | Connessione di 4 stadi in parallelo | 35 |
| 8.3 | Paragone delle curve AM-AM | 36 |

Bibliografia

- [1] Appunti dal corso di Elettronica delle Microonde, A.A. 2004/2005.
- [2] Appunti dal corso di Progetto di Circuiti Integrati a Radiofrequenza, A.A. 2004/2005.
- [3] G.Ghione, M.Pirola, Elettronica delle Microonde. Otto editore, 2002.
- [4] B.Razavi, RF Microelectronics. Prentice Hall, 1998.